一種針對超標量亂序處理器的解析模型.pdf

1、移動智能終端的快速發(fā)展促進了軟硬件技術的不斷革新和完善。處理器的發(fā)展從依賴于工藝進步逐步轉變?yōu)橐蕾囉诩軜嫷母牧?，需要準確快速的模型用于分析處理器的性能。業(yè)內研究主要針對傳統(tǒng)PC平臺，針對移動智能終端用處理器的研究較少，精度較低。因此，本文提出一種針對ARMCortex-A15超標量亂序處理器的解析模型。
　　本文首先對超標量亂序處理器的工作機理進行詳細分析，包括現代處理器廣泛采用的流水線、分支預測、寄存器重命名、亂序執(zhí)行、存儲層次

2、等關鍵技術。其次對處理器的性能進行機理分析，以區(qū)間分析理論為基礎，基于缺失事件將處理器的性能分割為不同的區(qū)間，并依次對指令Cache缺失、分支預測錯誤、L2數據Cache缺失、串行指令、結構沖突等缺失事件的性能區(qū)間及由于缺失事件引入的性能懲罰進行機理分析，并分析不同缺失事件之間的相互影響。然后以處理器性能機理為基礎獲取處理器性能解析公式，公式中部分參數可通過技術手冊或PMU獲取，而串行指令性能懲罰、分支預測錯誤確定時間、結構沖突性能懲罰

3、等難以求解，本文提出通過神經網絡對此類參數求解的辦法。最終獲得處理器混合解析模型。
　　本文針對ARM Cortex-A15處理器，基于Gem5仿真平臺，選取地圖應用（BaiduMap）、網頁瀏覽應用(BBench)、辦公應用(WPS)測試集對模型精度進行驗證，誤差分別為7.46％、5.39％、8.36％。與傳統(tǒng)機理模型相比，誤差分別降低了11.5％、31.69％、29.86％。實驗證明解析模型誤差較小，精度較高，可用于準確分析處