時間交叉模數(shù)轉(zhuǎn)換器數(shù)字校準技術研究.pdf

1、信息技術和集成系統(tǒng)的迅速發(fā)展使得對高性能模數(shù)轉(zhuǎn)換器的需求日趨強烈。然而，隨著CMOS工藝的演進，在深亞微米、納米工藝條件下，器件尺寸按比例縮減、電源電壓降低以及晶體管本征增益變低等因素的存在使得電路的非理想效應更加凸顯，為高性能模數(shù)轉(zhuǎn)換器的設計帶來諸多困難，單通道模數(shù)轉(zhuǎn)換器的速度與精度性能已趨于現(xiàn)有條件下的物理極限。時間交叉技術是突破物理限制，實現(xiàn)高速、高精度模數(shù)轉(zhuǎn)換的必然途徑，但是通道間的失調(diào)失配、增益失配和采樣時間失配嚴重制約了時間

2、交叉模數(shù)轉(zhuǎn)換器的性能。憑借大規(guī)模數(shù)字集成電路在工藝、集成度、成本、功耗等方面的優(yōu)勢，采用數(shù)字校準技術突破模擬電路性能瓶頸是未來高速、高精度時間交叉模數(shù)轉(zhuǎn)換器發(fā)展的趨勢所在。
　　 本論文研究高性能時間交叉模數(shù)轉(zhuǎn)換器的數(shù)字輔助設計技術，探討數(shù)字輔助的模擬集成電路的設計原理及設計流程，依靠數(shù)字信號處理知識體系的完備性，利用數(shù)字后處理技術抑制時間交叉模數(shù)轉(zhuǎn)換器通道失配誤差對其動態(tài)性能的影響，實現(xiàn)數(shù)字校準。通過在系統(tǒng)行為級、電路級搭建設

3、計和驗證平臺，完成完整的設計和驗證過程。
　　 第一，提出了互質(zhì)通道組的劈分時間交叉模數(shù)轉(zhuǎn)換器一般性結(jié)構(gòu)。系統(tǒng)地研究時間交叉模數(shù)轉(zhuǎn)換器通道失配誤差的來源、誤差效應及誤差模型，深入討論帶通道失配誤差校準的時間交叉模數(shù)轉(zhuǎn)換器的系統(tǒng)架構(gòu)、基礎理論以及算法實現(xiàn)。依據(jù)劈分通道互校準概念，研究利用劈分設計技術實現(xiàn)時間交叉模數(shù)轉(zhuǎn)換器的基本原理，提出了設計互質(zhì)通道組劈分時間交叉模數(shù)轉(zhuǎn)換器的充分條件及設計方法。
　　 第二，針對所提出的互

4、質(zhì)通道組的劈分時間交叉模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，提出了通道失配誤差全數(shù)字校準技術。該校準技術能夠在后臺自適應地對通道失調(diào)失配、增益失配和采樣時間失配同時進行校準，消除誤差對時間交叉模數(shù)轉(zhuǎn)換器性能的限制。校準算法基于最小均方迭代原理，具有計算復雜度低、易于硬件實現(xiàn)的優(yōu)點。為保證高頻信號輸入時的校準效果，在校準過程中引入針對采樣時間高階誤差項的級聯(lián)補償技術，使得輸入在接近奈奎斯特頻率時仍然具有優(yōu)異的校準效果。以一個7通道劈分時間交叉模數(shù)轉(zhuǎn)換器為例完成

5、對所提出的互質(zhì)通道組劈分時間交叉模數(shù)轉(zhuǎn)換器結(jié)構(gòu)及其失配校準技術的示范論證。同時，所提出的結(jié)構(gòu)和校準技術也具有向任意通道數(shù)量的時間交叉模數(shù)轉(zhuǎn)換系統(tǒng)擴展的特點。
　　 第三，設計了單通道14位、125MS/s流水線型模數(shù)轉(zhuǎn)換器，并以之為通道單元搭建了用于驗證所提出轉(zhuǎn)換器結(jié)構(gòu)的電路平臺，結(jié)合校準算法的FPGA硬件實現(xiàn)，完成了對所提校準方案正確性和可實現(xiàn)性的驗證。電路級驗證結(jié)果表明，在失調(diào)失配、增益失配和采樣時間失配分別為3％滿幅值輸入