高精度CMOS帶隙電壓基準的設計與實現.pdf

1、帶隙基準電壓源是模擬集成電路中一個重要的模塊，廣泛應用于模/數轉換器、數/模轉換器、動態(tài)存儲器及直流轉換器等集成電路中。如在精密測量儀器和數據采集系統(tǒng)中基準電壓源作為系統(tǒng)測量和校準的基準，它的性能會影響整個系統(tǒng)精度和性能。溫度系數是基準源最重要的指標之一，各種高階溫度補償方法的運用使得基準輸出的溫度穩(wěn)定性在理論上已達到較高的水平。然而，雖然溫度系數在-40℃～125℃內的測試結果也能達到5ppm/℃以內，但是與理論結果仍有很大的差距。<

2、br>　　論文首先總結了當前帶隙電壓基準電路溫度特性國內外研究的現狀，并給出了本文的設計指標；其次，闡述了帶隙電壓基準電路的原理及設計方法，分析了基準輸出誤差的來源并提出了相應的改進策略；然后，研究了CMOS工藝下幾種常用的非線性溫度補償方法，總結了它們各自的特點并進行了比較；接著，提出了互補疊加模式高階溫度補償方法，這是一種原理簡單、效果明顯的降低溫度系數的方法，但是對于工藝的穩(wěn)定性要求較高。基于該方法設計了兩款高階溫度補償電壓基準電

3、路，分別是基于一階疊加模式電壓基準和基于高階疊加模式電壓基準，本文對方案一電路完成了前仿真、版圖設計和后仿真，從理論上驗證了這種補償技術的有效性。然后，研究了帶隙基準電路中常用的修調方法，分析了幾種修調方法的精度、特點和適用范圍，并對所設計的基準電路提出了相應的修調方案最后，對全文進行了總結和展望。
　　在CSMC0.35μm CMOS工藝設計下，基于一階線性疊加模式電壓基準在-40℃～125℃范圍內，基準輸出的溫度系數為4.4p