

已閱讀1頁,還剩65頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、本文設計并FPGA硬件實現了一種分組密碼協處理器,主要的目標是設計能在多種總線環(huán)境下可重用的協處理器,并且要求能靈活更換協處理器內部的分組密碼算法模塊。為了實現設計目標,協處理器采用了分層的控制結構、Start-Done控制協議以及類似RAM的外部接口信號定義。實驗證明,只需進行較小的修改,就能將協處理器的3DES算法模塊更換為AES-128算法模塊或者將AES-128算法模塊更換為3DES算法模塊。 分組密碼協處理器現已成功的
2、應用到了廣州大學信息安全技術實驗室研制的PCI-FPGA密碼卡中。本文介紹了協處理器在密碼卡的PCI9054局部端總線環(huán)境中的應用,并且介紹了協處理器在Windows2000/XP操作系統(tǒng)下與主處理器(IntelPentium4)協同工作對文件數據進行加/解密所需的軟硬件協同設計方法。此外,協處理器也已經在LEON2片上系統(tǒng)中進行了初步的應用。利用協處理器外部接口信號的特性,可以以一種快捷的方式將協處理器應用到LEON2的AHB片上總線
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 可重構密碼協處理器設計.pdf
- 抗功耗攻擊的分組密碼協處理器的設計與實現.pdf
- 可重構分組密碼協處理器二維指令系統(tǒng)研究與設計.pdf
- 抗功耗攻擊的可重構密碼協處理器設計與實現.pdf
- 分組密碼可重構處理器的混合寄存器文件架構研究.pdf
- 一種高性能可擴展公鑰密碼協處理器的研究與設計.pdf
- 低功耗橢圓曲線密碼協處理器.pdf
- 可重用數字信號處理器IP核的設計.pdf
- 動態(tài)可重構協處理器研究.pdf
- 面向多媒體圖像處理的高效可重構協處理器設計.pdf
- 可重構FFT和Viterbi協處理器的研究與實現.pdf
- IPSec安全協處理器的研究與設計.pdf
- 面向視頻處理的可重構協處理器結構設計研究.pdf
- 面向圖像處理的可重構協處理器結構設計研究.pdf
- 協處理器設計技術的研究.pdf
- AES協處理器IP核的設計與實現.pdf
- 一種面向分組密碼的微處理器指令擴展技術.pdf
- 協處理器版圖設計及驗證.pdf
- 基于AES的安全協處理器設計與實現.pdf
- 基于動態(tài)可重構技術的陣列型協處理器架構設計與實現.pdf
評論
0/150
提交評論