0.18μmcmos工藝的高速前饋均衡器(ffe)設計

1、DesignofAHighSpeedFeedForwardEqualizerin018ttmCMOSTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYGaoJianSupervisedbyProfHUQingsheng一一一SchoolofInformationScienceandEngineeringSou

2、theastUniversityMarch2013摘要摘要隨著傳輸速率的不斷提升，傳統(tǒng)背板信道上的信號會受到趨膚效應、介質損耗和相鄰信道間干擾等非理想因素的影響，從而導致碼間干擾的產生。碼間干擾會增大誤碼率，使得信號眼圖閉合。為確保串行器／解串器(SerDes)接收機正確接收和恢復數據信號，在背板上進行高速數據傳輸時必須采用相應的信道補償技術——即信道均衡技術來消除碼間干擾。本文主要研究了基于018proCMOS工藝的高速前饋均衡器電路

3、的設計和實現，該均衡器可用于SerDes接收機中消除和減輕信道對信號傳輸的影響。在詳細介紹碼間干擾產生機理和均衡器結構的基礎上，根據設計指標要求，選擇3抽頭分數間隔前饋均衡器來實現均衡功能。該前饋均衡器由帶抽頭的延時線、乘法器、加法器和輸出緩沖電路構成。在延時線和輸出模塊中分別采用了有源電感峰化技術和電容衰減技術來滿足帶寬要求。同時，為簡化設計，設計的前饋均衡器的抽頭系數為固定值。本文完成了前饋均衡器的版圖設計和后仿真，包括焊盤在內的版

4、圖面積為5001maX5101am，后仿真結果表明所設計的均衡器能夠優(yōu)化經過長線傳輸后的信號眼圖，性能滿足設計指標。該均衡器還進行了流片，并完成了測試工作，測試結果顯示該均衡器對577Gb／S的偽隨機信號有比較明顯的均衡作用，均衡后的眼圖張開度得到了較大的改進。在分析測試結果的基礎上，本文還研究了帶延時鎖定環(huán)路的均衡器結構。該鎖定環(huán)路能夠降低工藝角和溫度變化對延時線性能的影響，從而減小前饋均衡器在不同工藝角下性能偏差，提高均衡效果。關鍵