SM3密碼雜湊算法在物聯(lián)網安全芯片設計中的硬件實現及優(yōu)化.pdf

1、隨著物聯(lián)網(IOT，Internet of Things)產業(yè)的快速發(fā)展，物聯(lián)網產品成為當今社會主流的產品之一，已經與人類世界生活息息相關，信息安全技術在物聯(lián)網產品中也越來越被重視。保護物聯(lián)網安全的核心技術-密碼技術也越發(fā)凸顯其重要性。從古至今密碼技術一直都在廣泛的被使用，隨著計算機和網絡通信技術的快速發(fā)展，越來越多的信息需要受到嚴格的保密，密碼學也逐漸的走進了公眾的日常生活。二十世紀七十年代末，雜湊函數被引入密碼學，它在數據完整性、構

2、造數字簽名和認證方案等方面不可或缺。密碼學一直以來都是業(yè)界的重要研究課題，并且在復雜度和安全性能上也不斷在革新和提高。SM3密碼雜湊算法是我國國家密碼局2010年公布的用于商業(yè)的密碼雜湊標準?；赟M3密碼雜湊算法的優(yōu)化設計，可以極大的提高其運算效率。
　　本文研究來源于某微電子公司的研究項目，本文主要闡述了SM3密碼雜湊算法在物聯(lián)網安全芯片設計中的硬件實現及優(yōu)化。具體研究內容如下：
　　首先是SM3密碼雜湊算法的優(yōu)化方法介

3、紹。根據現有的國密 SM3密碼雜湊算法技術和現有研究基礎，本文針對SM3密碼算法運行過程中運行效率和設計成本問題，通過減少變量字在迭代過程中關鍵路徑的串行加法運算的數量提高SM3密碼算法的運行速度，和減少在迭代壓縮過程中使用的不必要存儲單元減少SM3密碼算法的軟硬件成本，兩種方法相結合達到優(yōu)化SM3密碼雜湊算法的目的。
　　其次是 SM3密碼雜湊算法優(yōu)化代碼介紹。本文使用 C語言仿真工具VS2012(Microsoft Visua

4、l Studio)驗證硬件描述語言Verilog代碼的正確性，通過輸入多組不同長度的消息，得到最后的雜湊結果進行比較。此外文章還通過IC設計仿真工具VCS(Verilog Compiled Simulator)對SM3密碼算法的運算時間和算法規(guī)模進行對比驗證，并實現驗證目標。
　　最后總結了SM3密碼算法優(yōu)化結論。關鍵路徑串行加法運算數量的減少和存儲單元數量的減少，顯著提高了SM3密碼雜湊算法的運算速度，并可以降低算法運算規(guī)模，減