基于VME的可編程插件及其在BES觸發(fā)系統(tǒng)中的應用研究.pdf_第1頁
已閱讀1頁，還剩72頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、文中詳細介紹了其中的兩個例子.第一個是簡化主觸發(fā)邏輯的設計.該設計采用自頂向下的設計方法,整個電路分為輸入信號延時、事例類型判斷邏輯、事例預定標和時序判斷邏輯4個部分.主觸發(fā)邏輯在20M時鐘下以流水線的方式工作,保證沒有死時間的產(chǎn)生.第二個例子是任意數(shù)字信號發(fā)生器的設計.該信號發(fā)生器可以產(chǎn)生任意波型的數(shù)字脈沖信號,可以用于主觸發(fā)和主漂移室尋跡邏輯的調(diào)試與測試,為其它插件的調(diào)試創(chuàng)造條件.其工作時鐘20M,其初始化通過一系列的VME指令來加

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論